⑩ 公 開 特 許 公 報 (A) 平2-232900

Solnt. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)9月14日

G 11 C 16/06

7131-5B G 11 C 17/00

309 F

審査請求 未請求 請求項の数 5 (全10頁)

公発明の名称 不揮発性半導体メモリ装置

②特 類 平1-53154

@出 願 平1(1989)3月6日

@発 明 者 有 留 誠 一 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

研究所内

②発明者 白田 理一郎 神奈川県川崎市幸区小向東芝町1番地株式会社東芝総合

研究所内

②発 明 者 中 山 良 三 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 顯 人 株式会 社東芝 神奈川県川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦 外3名

最終頁に続く

明 相 書

1. 発明の名称

不揮発性半導体メモリ装置

- 2. 特許請求の範囲
- 半導体基板上に電荷蓄積層と制御ゲート が積層され、電荷警積層と落板との間の電荷の技 受によりデータ書替えを行なう書替え可能なメモ リセルが複数個ずつ直列接続されてNANDセル を構成してマトリクス状に配列され、各NAND セルの一端部のドレインがピット線に接続され、 各メモリセルの制御ゲートがワード線に接続され て構成される不採発性半導体メモリ装置において、 選択されたワード線に正の高低位を印加し、非進 択のワード線に正の中間常位を与え、ピット線に データに応じて中間増位または低増位を与えて、 選択されたメモリセルで落板から銀荷書積層に選 子を注入するデータ番込み動作を行し、データ書 込み時、ピット線立ち上げのタイミングをワード 採立ち上げのそれより早くしたことを特徴とする 不揮発性半導体メモリ装置。

半界体基板上に電荷蓄積層と制御ゲート が積層され、電荷蓄積層と基板との間の電荷の授 受によりデータ書替えを行なう書替え可能なメモ リセルが没数 関ずつ 直列接 統されてNANDセル を構成してマトリクス状に配列され、各NAND セルの一端 怒のドレインが 第1の 選択ゲートを介 してビット線に接続され、他増部のソースが第2 の選択ゲートを介して接地線に接続され、各メモ リセルの制御ゲートがワード線に接続されて撮 成される不解発性半導体メモリ装置において、 第 1 および第 2 の 選 択 ゲートにより 選択された NANDセル内で選択されたワード線に正の高世 位を印加し、非選択のワード線に正の中間電位を 与え、ピット線にデータに応じて中間電位または 低地位を与えて、選択されたメモリセルで基板か ら 石 荷 番 積 層 に 祐 子 を 注 入 す る デ ー タ 書 込 み 動 作 を有し、テータ書込み時、ピット線立ち上げのタ イミングを選択ゲートの制御規およびワード独立 ち上げのそれより早くしたことを特徴とする不堪 発性半導体メモリ装置。

(3) ビット線立ち下げのタイミングをワード 線立ち下げのそれより遅くしたことを传激とする 請求項1記載の不揮発性半導体メモリ装置。

(4) ビット線立ち下げのタイミングを選択ゲートの制御線およびワード線立ち下げのそれより 遅くしたことを特徴とする請求項2記載の不得発 性半導体メモリ装置。

毎に列線とのコンタクト部を必要とし、このコンタクト部がセル占有面積の大きい部分を占めている。

そこでよりセル占有面積を小さくできる方式と して、複数のメモリセルをそれらのソース。ドレ イン拡散層を共用して追列接続してNANDセル を構成するものが提案されている(例えば特願昭 62-23944号)。NANDセルの一端部の ドレインは選択ゲートを介してピット線に接続 され、各メモリセルの制御ゲートはワード線に 技徒される。メモリセルとしてチャネル領域全 面に浮いトンネル絶縁襲を設けたFETMOS Gato - Tunneling MOS) (Floating では、データ省込みおよび消去共に、唯商書符 脳と延収との間の花荷のやりとりを利用する。 このFETMOSを用いたNANDセル方式の EEPROMでの具体的なテータ書込みおよび消 去法には、(a)基板から電荷書積層への電子注 入(以下川に電子注入と呼ぶ)をデータ消去に利 用し、電荷書積層から拡板への電子放出(以下単

み動作を有し、データ書込み時、ピット線立ち上 げのタイミングをワード線立ち上げのそれより早 くしたことを特徴とする不解発性半導体メモリ袋 躍。

3. 発明の詳細な説明

【発明の目的】

(産業上の利用分野)

本発明は、電荷蓄積層と制御ゲートを有する 電気的書替え可能なメモリセルを用いた不揮発性 半導体メモリ装置に関する。

(従来の技術)

EEPROMの分野で、電荷番積層と制御ゲートとを持つMOSFET構造のメモリセルが広く知られている。このEEPROMのメモリルルアレイは、丘いに交渉する行線と列線の各交のが置にメモリセルを配置して構成される。実際のパターン上では、二つのメモリセルの共通ドレインのよっても、二つのメモリセルの共通ドレイン

に世子放出と呼ぶ)をデータ者込みに対応させる 方式と、これと逆に、(b)電子放出をデータ消 去に利用して、電子注入をデータ書込みに対応さ せる方式とがある。前者(a)の方式では、全て のワード線に高速位を与え、ピット線に低電位を 与えて、NANDセルを構成する全メモリセルで 電子注入を行なって一括消去できる。消去状態は、 電子注入によりメモリセルのしまい値が正方向に 移動した状態である。データ音込みは、ピット線 から違い方から順にワード線を低電位とし、これ よりピット線餅のワード線は高電位とし、ピット 線にデータに応じて高電位または中間電位を与え ることにより、データに応じて電子放出を行なわ せる。電子放出によりメモリセルのしきい値は負 方向に移動する。一方(b)の方式では、ビット 線に高電位を与え、選択ワード線に低電位を与え て電子放出させる動作をピット線側から順に行っ てデータを消去する。このとき選択ワード級より ピット線側にあるクード線には高雄位を与える。 この場合データ消去状態はメモリセルのしきい遊

が負方向に移動した状態である。データ音込みは、 選択ワード線に低電位を与え、それよりピット線 よりのワード線には高地位を与え、ピット線にデ ータに応じて高電位または中間電位を与える。ヒ ット線に腐電位が与えられた時にメモリセルでは **電子放出が起り、雷込みがなされる。**

これらのNANDセル方式EEPROMにおい て、従来提案されている書込み、消去法では、ビ ット級に与えられるデータの立ち上げとワード線 の立ち上げが同時である。しかしながら、各部の 電圧の上界タイミングは、昇圧回路の能力や負荷 の抵抗、容量等により変化し、必ずしも同時に立 上がるとは限らない。各部の電位上昇のタイミン グにずれがあると、誤者込みや過消去等の不都合 が生じる。例えば、上記(a)の方式でのデータ 出込み動作を考える。ピット線にはデータに応じ て高地位または中間電位が与えられ、中間電位の 場合は電子放出が起こらないようになっている。 このとき選択ワード線よりピット線側のワード線 に沿う非選択のメモリセルについて見ると、それ

(発明が解決しようとする課題)

以上のように従来提案されているNANDセ ル方式のEEPROMでは、データ普込み動作時、 タイミングのずれによって誤省込みや過消去等を 生じEEPROMの信頼性を低下させるという問 題があった。

本苑明は、この様な問題を解決した。信頼性の 高い 泡 気 的 書 替 え 可 能 な 不 揮 発 生 半 導 体 メ モ リ 装 選を提供することを目的とする。

【発明の構成】

(課題を解決するための手皮)

本発明のEEPROMは、半導体基板上に電 荷書段層と制御ゲートが積層され、電荷書積層と 益板との間でトンネル電流による電荷の投受を利 **爪して 電気 的 書 替え を 行 な う メ モ リ セ ル が 複 数 個** ずつ直列接続されてNANDセルを構成してマト リクス配列され、各NANDセルの一端部のドレ インがピット線に接続され、各メモリセルの制御 ゲートがワード線に接続された基本構成を有する。 この様なEEPROMにおいて本発明では、デー

らは剣御ゲートに高電位が与えられて電子注入モ ードの半選択状態にある。そうすると、ピット線 が中間電位になるタイミングが遅れて、ワード線 (即ち制御ゲート)が高電位になり、ピット線が 低電位の状態ができると、完全な電子注入モード になる。この様な非選択メモリセルでは従って、 過消去の状態になり、その後のデータ書込みで電 子放出を行なっても所望のしまい値が得られず、 動作特性上好ましくない。また、(b)の方式で は、ピット線電位の立上りが遅れると誤者込みが 生じる。即ち、テーク書込み時、ピット線にはデ ータに応じて中間電位または延電位が与えられ、 遊択ワード線に召港位が与えられ、ピット線が低 俎位のときに電子注入を起こすが、電子注入を起 こさないための中間電位をピット銀に与える際に これが遅れると電子注入モードになってしまい、 これが誤審込みとなる。

以上の終者込みや過消去は、ピット線の電位立 ち下げのタイミングがワード線のそれに対して早 まった場合にも同様に生じる。

タ書込み動作時、ピット線立ち上げのタイミング をワード線のそれより早くしたことを特徴とする。

本発明によれば、データ書込み動作時、ビッ ト級立ち上げの遅れによる、半選択メモリセルで の過消去や選択メモリセルでの誤者込みが防止さ れる。ピット線の立ち上げ時のみならず、立ち下 げ時にも同様の問題があるから、ピット段の立ち 上げタイミングを早めるだけでなく、ピット線の 立ち下げをのタイミングを遅らせればより効果的 である。

(发版例)

(作用)

本危明の実施例を図面を参照して説明する。 以下の実施例は、nチャネルFETMOSを用い たNANDセル方式のEEPROMである。

第1凶 は、一実 施 例の メモリセルアレイのーっ のNANDセル郎を示す平面図、第2図(a) (b)はそのA-A´およびB-B´斯面図であ り、第3図はメモリセルアレイの等価回路である。 先ず、一つのNANDセルに着目してその構成

を説明する。p 型シリコン基板1に素子分離地 経験2で区画された領域に、この実施例では8個 のメモリセルMi~Ma と2個の選択ゲートトラ ンジスタSi,S;が形成されている。各メモリ セルは、茲板1上に熱酸化酶からなる第1ゲート 絶縁膜3を介して第1層多緒品シリコン膜による 浮遊ゲート4(4」~4。)が形成され、この上 に第2ゲート絶報膜5を介して第2届多結品シリ コン農による制御ゲート6(6」~6ょ)が形成 されて構成されている。各メモリセルの浮遊ゲー ト4が電荷書枝屑である。各メモリセルの制御ゲ ート6はそれぞれワード線WL(WLi~WL。) を構成している。メモリセルのソース、ドレイン となるの・避暦9は隣接するもの同士で共用する 形で8個のメモリセルが迫列接続されている。そ してこの灾陥例では、ドレイン側、ソース側に選 択ゲートトランジスタS₁ . S, が接続されて一 つのNANDセルが構成されている。選択ゲート トランジスタSi. S,のゲート電極4。. 6。 および4 io, 6 ioはメモリセルの浮遊ゲートおよ

び制御ゲートを構成する第1層、第2層多結晶シリコン族を同時にパターニングして得られ、電極4,0と6,0の間はワード線方向に所定間隔でコンタクトしている。全体はCVD絶機値7で思われ、メモリセルに対では仮外のアンジスクS」のドレインであるの・型層にコンタクトするピット線BLとしてのAL配線8が配設されている。このコンタクト部には、重ねてn型不純物がドープされている。

ドレイン側即ちピット線側のトランジスタS」のチャネル長をソース側のトランジスタS」より長く設定している。これは、トランジスタS」のパンチスルー防止のためである。接地電位が印加されるソース拡散層はワード線方向に共通に形成されている。

第3図のメモリセルアレイは、上述した構成のNANDセル16個が8本のピット線BL:~BL。に接続された様子を示している。各ワード線WL:~WL。、ドレイン側の選択ゲートS:・S:2 の制御線SD: 、SD:2 は制御信号PROで制御されるDタイプのロチャネル選択MOSトランジスタを介してアレイ領域から専出され、ソース側の選択ゲートS, 、S4 の制御線SS: 、S5:2 は直接専出されている。

このように構成されたEEPROMの動作を次に説明する。第4図は、メモリセルM」〜M。からなるNANDセルに着目した時のデータ消去および番込みの基本タイミング図であり、第5図はデータ消去、普込みおよび認出し時の各部電位図

係を示している。ここでは、先に説明した二つの 方式のうちの(b)の方式、即ちデータ消去モー ドで電子放出を利用し、データ書込みモードで電 子注入を利用する。先ずメモリセルMi~Maの データ消去を、メモリセルM」から順に行なう。 制御線SD、に正の高電位(= 20 V)を与え、 制御線SS」は低地位(- 0 V)とし、ビット線 に正の高電位 (=20V) を与え、ワード線をす ペで低電位 (= O V) として、メモリセルM: で 電子を放出させる。次に斜御線SDIと共にワー .ド線WL」に高電位を与え、2番目のメモリセル M2で電子を放出させる。以下同様の動作を揮返 して全面消去する。消去状態はメモリセルのしき い値が負方向に移動した状態であり、これを例え は"1"とする。データ書込みは、逆にピット線 から違い方のメモリセルから順に行なう。即ち進 択ワード線に高電位(=18V)。それよりソー ス側のワード線は低花位(=0V)、ピット科側 のワード線は中間端位(- 9 V)とし、ドレイ ン側の選択ゲートの制御線SD;に中間電位

(-12V)を与え、ピット線BLにデータに応じて低電位(0V)または中間電位(=9V)を与える。ピット線が低電位の場合は選択メモリセルで電子注入が起り、"0" 普込みがなされる。ピット線が中間電位の時は消去状態"1"が保たれる。データ設出しは、選択ワード線を低電位(=0V)とし、非選択ワード線を中間電位(=5V)とし、ピット線に読出し電圧(=1V)を与えて、チャネルのオン、オフを検出することにより行なう。

以上の基本タイミングにおいて、データ普込み動作時の具体的なタイミング関係を第6図に示す。第6図は、ワード線Wし。、ドレイン側の選択ゲートの調御線SD」および非選択ワード線に所定の電位を与えるタイミングに対して、ピット線Bしの立ち上げのタイミングを時間はdlだけ早める。ピット線Bしの立ち下げのタイミングは時間はd2だけ遅らせる。にd1. td2は例えば、共にO.5msec 程度とする。ピット線Bしに与え

18Vという高低位を比較的容易に発圧すること ができる。また、立ち下がりのタイミングについ ては、光ずドレイン側週択ゲートの斜御線SDェ を並初に立ち下げ、その後時間 t d3をおいてソー ス側選択ゲートの制御線SSIを一旦5Vまで上 げてからヮード線およびソース個選択ゲート制御 線を立ち下げ、その後時間 Ld2軽ってからピット 採BLを立ち下げる。このピット線の立ち下がり は、SD」が下がってからある時間後なら何時で もよい。もし、ワード線の立ち下がりがドレイン 側選択ゲート調御線の立ち下がりに先行してビッ ト線の中間電位がNANDセル内の拡散層に閉じ こめられると、その後しきい血の変動等の不都合 が生じる可能性がある。上記のような立ち下がり クイミングとすれば、ドレイン側週択ゲートがオ フになり、NANDセル内のメモリセルがオンの 状態でソース側進択ゲートをオンとなるから、 NANDセル内の無州の宿荷を掃出すことができ る。これにより、一層信頼性の高いEEPROM が得られる。

中間電位 9 V は、ここではデータ "1"に対応し、選択メモリセルを半選択の注入モードとして"0" 番込みをしない場合、即ち消去状態を保持する場合に与えられるものであるが、その立上りが遅れると選択メモリセルは電子注入モードになって超いっては、この者込みがなされてしまう。この実施のでは、この者込み動作時のピット線の立ち上げを早めることも同様の意味である。

次に、前述の二つの書込み、消去方式のうちも う 一 つ の (a) の 方 式 を 用 い た 場 合 の 実 施 例 を 説 明する。メモリセルアレイの構成は、先の実施例 と同じであるので説明を省略する。消去および書 込みの基本タイミングを第8回に示す。データ消 去は、制御様SDi.SS」および全てのワード 線に高電位(= 20V)を印加し、ビット線を低 電位(−0V)とする。これにより全てのメモリ セルで塩子注入が起り、しきい値が正方向に移動 して消去状態となる。データ告込みは、ピット 銀から返い方が断に行なう。即ち先ず、制御線 SD」およびワード線WL。~WL,に高古位 (=23V)を与え、ワード線WL。を低冶位 (=0V)とし、ピット練BLにデータに応じて 高階位(一23V)または中間増位(一11.5 V)を与える。このとき選択ワード線WLのメモ リセルMaでは、ビット線BLが高油位のとき泪 - 子放出が生じ、しきい値が負方向に移動する。以 下、順次ワード線Wli, Wli, …を低端位に 落として同様にデータに応じて電子放出を行なわ

せる.

第9回は、そのデータ普込み動作時のより具 体的なタイミングである。ここでは、ワード線 WL,が選択された場合を示している。選択ゲー トの制御線SD:およびピット線館の非選択ワー ド線Wし、~Wし。に覇地位を与える時期に先だ ってヒット線BLを立ち上げ、また制御線SDi およびワード練WL、~WL。の立ち下げに遅れ てピット線BLを立ち下げる。このタイミング拠 係は光の実施例と同様である。もしピット報BL の立ち上がりが遅れると、高電位が与えられた非 遺択ワード線WL」~WL。のメモリセルでは消 去モード即ち電子注入モードになり、過消去の状 娘がもたらされる。この実施例では、ピット線の データ立ち上げを先行させているため、このよう な週消去がない。ピット線立ち下がりを遅らせた ことも同様に過消去を防止する趣旨である。

こうしてこの実施例によっても、信頼性の高い E E P R O M を得ることができる。

- なお第9図の実施例において、第7図の実施例

他の尖施例での基本タイミング図、第9図はその 皆込み動作時の具体的なタイミングを示す図である。

M」 - M』 … メモリセル、W L」 ~ W L』 … ワード線、B L … ピット線、S」、S2 … 選択ゲート、S D」、S S」 … 選択ゲート制御線、 1 … P型シリコン 店板、 2 … 素子分離絶縁膜、 3 … 第 1 ゲート絶縁膜、 4 … 浮遊ゲート、 5 … 第 2 ゲート絶縁膜、 6 … 緋御ゲート。

出願人代理人 弁理士 焓 江武 彦


で説明したと同様に、ワード線の高電位の立ち上げを段階的に行なうこと、またNANDセル内に取り残される電荷をソース側送択ゲート制御により排出する動作を行なうことは有効である。


[発明の効果]

以上述べたように本免明によれば、データ普込み動作時のタイミングに予め所定のずれを与えることにより、無者込みや進消去を防止して信頼性向上を図ったNANDセル方式のEEPROMを得ることができる。


4. 図面の簡単な説明


第1図は本発明の一実施例のEEPROMの一つのNANDセルを示す平面図、第2図(a)(b)はそのA一A「およびB一B」断面図、第3回はメモリセルアレイを示す等価回路、第4図はその動作を説明するための基本タイミングの具体的なタイミングを示す図、第5回は他の実施例での書込み動作時の具体的なタイミングを示す図、第8図は書込み方式の異なる








第 2 図














| 第1頁の |)続き | | | | | |
|-------------|-----|---|---|-------|---------------------------|----------|
| @発 明 | 月者 | 百 | 富 | 正樹 | 神奈川県川崎市幸区小向東芝町1番地 研究所内 | 株式会社東芝総合 |
| 個発 明 | 月者 | 伊 | 藝 | 寧 夫 | 神奈川県川崎市幸区小向東芝町1番地 研究所内 | 株式会社東芝総合 |
| @発 明 | 月者 | 岩 | Ħ | 佳久 | 神奈川県川崎市幸区小向東芝町1番地 研究所内 | 株式会社東芝総合 |
| @発 5 | 月者 | 遠 | 藤 | 哲郎 | 神奈川県川崎市幸区小向東芝町1番地 研究所内 | 株式会社東芝総合 |
| ⑫発 男 | 月 者 | æ | 中 | 智晴 | 神奈川県川崎市幸区小向東芝町1番地研究所内 | 株式会社東芝総合 |
| ⑦発 明 | 月者 | 舛 | 岡 | 富 士 雄 | 神奈川県川崎市幸区小向東芝町1番地 研究所内 | 株式会社東芝総合 |